`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2020/10/29 22:14:59
// Design Name: 
// Module Name: mux3
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module mux3
    #(parameter width = 32)
    (
    input  logic [ 1: 0]            s,
    input  logic [width - 1: 0]     src_0,src_1,src_2,

    output logic [width - 1: 0]     res
    );

    always_comb begin
        res = 0;
        case(s)
            2'b00:  begin
                res = src_0;
            end
            2'b01:  begin
                res = src_1;
            end
            2'b10:  begin
                res = src_2;
            end
        endcase
    end

endmodule

